HOME > 製品・サービス > その他の技術情報 > 書き下ろし連載 半導体の技術講座 > 半導体物性の基礎講座




熱酸化はDeal-Groveモデルで説明されてきて、そのモデルは現在で
も活用されている。しかし長年
Gate酸化膜の研究に携わっていると
微妙に修正するところや、
MOSFETが機能する最少酸化膜厚(2nm
等がわかってきたので、半導体物性 基礎講座の最初に述べることに
した。
[1, 2]

 Si熱酸化は、ウェーハ表面でSiと酸素が直接反応してSiO2膜を形成
する方法。
代表的な酸化剤は酸素と水蒸気で化学反応式は以下の通り

  Dry Oxidation  : Si ( Solid ) + O2 ( Gas )
                   → SiO
2 ( Solid )

  Pyro Oxidation  : Si ( Solid ) + 2H
2 ( Gas ) + O2 ( Gas )
                   → Si ( Solid ) + 2H
2O ( Gas )
                   → SiO
2 ( Solid ) + 2H2 ( Gas )


SiCの熱酸化も同様で化学反応式は[3]

   Dry Oxidation  : SiC ( Solid ) + 1.5O2 ( Gas )
                   → SiO
2 ( Solid ) + CO ( Gas )

   Pyro Oxidation  : SiC ( Solid ) + 3H
2 ( Gas ) + 1.5O2 ( Gas )
                   → SiO
2 ( Solid ) + CO ( Gas ) + 2H2 ( Gas )

となる。なお水蒸気を酸化剤とする場合、かなり古い時代はキャリァ
ガス(
N2あるいはO2 )でバブリングして導入する方法が採用されて
いたらしい( 私は見たことがない )が、半導体では
Pyro-system
用いて酸素と水素を反応(燃焼)させて
H2O生成し、その出来たて
ホヤホヤの(ラジカルに近い)
H2OSiSiCを酸化させる。


  Pyro酸化以降は、オゾン、酸素 radicalO)、など優れた酸化方法
が開発されたが、総合力 ( 信頼性、耐圧、均一性、
NBTIPBTI
TDDB )でPyro酸化または1150℃以上でのドライ酸化
( 酸素のみの酸化 )を上回る方法はまだない。
[4]

ただし
Siでは、POA ( post oxidation anneal ) Pyro酸化
( または
1150℃以上のドライ酸化)で行うと総合力でも上回る
radical酸化の報告を聞いたことがある
(
2007年第68回応用物理学会 )。 

    
このように熱酸化はSiウェーハを消費しながら、SiO2を形成する
ので
Siウェーハは酸化膜の厚みに応じて薄くなっていく。Fig.1参照
この反応ではSi 1分子に対しSiO2 1分子できるので、1分子あるいは
1 mol
あたりの体積を求めることで酸化膜厚に対する消費されるSi
ウェーハの厚みを計算で求めることができる。



   分子名 分子量 ( g/mol )  密度 ( g/㎤ )  1mol 当たりの体積 ( ㎤ )
     Si     28.9          2.33         12.40
     SiC    40.1          3.21         12.49
     SiO
2   60.08          2.21         27.19

    注意:1mol 当たりの体積は、分子量を密度で割ると求まる。 
        なお、気体の場合 0℃1気圧でだいたい22.4ℓになる。

ウェーハの面積は酸化前後で変わらないので、体積の変化は膜厚の
変化に比例する。従って、以下に示す計算で酸化膜厚に対する
消費
SiあるいはSiCの厚さの比が求まる。

 Thickness of Si / Thickness of SiO
2 = 12.40 / 27.18 = 0.4562 ≒ 0.46

 Thickness of SiC / Thickness of SiO
2 = 12.49 / 27.18 = 0.4596 ≒ 0.46

例えば
SiC100Åの酸化膜厚の場合original SiC表面から46Å下がった
ところが酸化後の
SiC表面になる。酸化膜厚と時間の関係式は以下に
示すモデル(
Deal-Groveのモデル)で導き出すことができる。
そのモデルを
Fig.2に示す。

酸化剤(O2またはH2O)の酸化膜表面の濃度をCO, 基板(Si or SiC
と酸化膜界面での濃度を
CSとする。また酸化剤の酸化膜中の単位面積
あたり移動量を流束(
Flux)で表し、酸化膜表面の流束をF1, 基板と
酸化膜界面での流束を
F2とする。
F1
の原因は酸化剤の濃度勾配による拡散で、F2の原因は基板との反応
による消費、つまり化学反応である。

F1を式で表すことができ拡散係数をD、成長しつつある基板-酸化膜
界面を原点とする酸化膜厚を
xとすると


最後の近似は膜厚が厚くてもμ
mオーダとウェーハのサイズに比べ
微小な数(
1/1000以下)であることを利用した。
F2の場合は、kを反応定数とすると

定常状態では、これら流束が等しくなるので、F1 = F2= F とし以下の
ように書き換え、




さらに変形し1段目の式に代入すると

                   
                   
                   


ここで、反応で消費される単位体積あたりの酸化剤の濃度を
C1とする
と、流束
FC1で割ると単位時間あたりの酸化膜厚つまり酸化レート
になる。
これは次元解析をすると分かりやすい。
流束
Fの単位は:個数/(cm2∙sec) 、濃度C1の単位は:個数/cm3 。 
よって


成長速度となるからである。つまり酸化レートは


となる。これは一次常微分方程式であり、さらに変数分離できるので
以下のようにして解くことができる。
[5]


この積分項を実施すると(定数Constの係数1/2は便宜上付けた)


となる。ここでDeal-Groveのモデルの公式に合わせるために両辺を
2倍して


t = 0の時のxの値をdo(初期膜厚)とすると


さらにここで



とおけば


となり、(1) は




となる。
以下この
2次方程式を解の公式を使わずに解いていく、まず両辺に
D2/k2を加えると




膜厚は正なので+の符号のみを取り



となる。
 以上は一般的な解き方であるが、Deal-Groveのモデルではさらに、




とおき方程式(2)をコンパクトにしている。




こうすれば、膜厚が薄いとき(つまり酸化時間が短いとき)は x
1次の項がメインになるので、膜厚は




と近似でき、膜厚が厚い時(酸化時間が長いとき)はx2次の項が
メインになるので膜厚は




と近似できることがわかる。一般にB/Alinear rate constant B
parabolic rate constant.と言われている。なお近年SiO2の薄膜ではD
eal-Grove
モデルが破綻したと言われることもあるが、少なくとも
2nm以上の酸化膜でこのモデルは矛盾をきたしていない。      

3)式は横軸を酸化膜厚、縦軸を酸化時間に取ったグラフを作ると
放物線が得られ、
Excelの場合2次の多項式近似を行うと


                                     


という形の式が得られる。
我々の実験では
SiでもSiCでも初期膜厚d00となるので
( 従って
τ = 0

                                       


という形の式が得られる。よって我々のモデルでは式(
3)は



となる。Fig.3に酸化レートの実測例を示す。



  膜厚測定器:ナノスペック


Si_fSiCの ( 0001 ) 面(Si面)C_fSiC ( 0001)面(C面)を
表す。
R2の値はどれもほぼ1と言ってよく、式(4)が成り立つこと
が、ほぼ完全に実証されている。
この酸化の公式(4)によると
t = 0 のとき膜厚は0となり、全膜厚範囲で成り立ちそうな式
であるが、この式も
2nm以上の膜厚で成り立つ。
Fig. 4
850℃、Pyro酸化のリニア近似が成り立つ範囲で、酸化時間
と膜厚の関係を示す。


酸化開始後
30秒ですでに2nmを超え、120秒までそれほど酸化膜が成長
せず( ほぼ
2nm )、それ以後は時間に比例して酸化膜が成長する
ことがわかる。





この
2nmの酸化膜が、ゲート酸化膜として機能するかどうかL長
0.4um  (W 20um)n-MOSを作り、そのIV特性を調べてみた。

Fig. 5threshold 電圧を求めるための√I
D - VG 特性を示す。
GM max pointからの外挿によりVthを求めた。Vth0.1V未満と小さく
なっているが膜厚が
2nmだと、1Vのバイアスで電界は5MV/cmとなる
ので
reasonable な値である。[6] ID‒VD特性をFig.6に示した。

このように
Deal-Groveモデルは2nm以上の酸化膜厚で成り立ち、
しかもその
2nmの酸化膜はMOSFETGate酸化膜として機能すること
がわかる。
結論として以下のことが言える。


「 Deal-Droveモデルは2nm以上の酸化膜の場合、SiでもSiCでも正確に
 成り立ち、しかも
2nmの酸化膜はゲート酸化膜として使える。」




参考文献
[1] B. E. Deal and A. S. Grove, General Relationship for the Thermal
   Oxidation of Silicon: J. Appl. Phys. Vol. 36 (1965) 3770 ‒ 3778

[2] 南眞嗣:半導体プロセスハンドブック第9節バッチ式拡散・酸化装置技術
  ( P441-443 ) 1996年プレスジャーナル発行
[3] A. Benfdila , K. Zekentes, On Silicon Carbide Thermal Oxidation,
   African Physical Review (2010) 4:0005  25—30

[4] Masashi Minami and Yoichi Kamiura, Reliability Improvement in Silicon
  Dioxide: Material Science Forum Vol. 725 (2012)  231-234

[5] Jon Mathews, R. L. Walker, MATHEMATICAL METHODS OF PHYSICS
    2nd edition, W. A. BENJAMIN, INC., 1973

[6] Simon SZE, Ming-Kwei Lee, Semiconductor Devices Physics and
  Technology 3'rd edition,
   John Wiley & Song Singapore Pte.Ltd.,2013